今年早些时候，我们了解到这一点VAXEL-EZ是为了帮助一个开发强大的新工具的工程师团队，该工具可以将c++模型转换为寄存器传输级别(RTL)。
虽然它们能够验证输出RTL到最高的“仿真电平”，但它们需要在真正的硬件上测试它，这是一个FPGA板，以确保输出RTL实际上是“合成的”。然后，由于团队没有FPGA专业知识或经验，他们面临多种挑战。
他们有很多问题:
- 他们在哪里找到必须与DUT集成以进行验证的外围IP块?
- 它们如何处理数据I/O?他们如何准备内存控制器和数据路径?
- 他们如何操作FPGA来进行验证过程?它们如何运行甚至最简单的操作，如启动和停止，更不用说如何从FPGA板提取验证结果?
- 首先，他们如何合成RTL以及如何知道RTL代码是否可以合成?
当然，他们必须在有限的时间和预算内找到上述所有问题的答案。
就在那时，该团队发现了Digilent和VAXEL-EZ。
的Eclypse Z7董事会价格低廉，可与Xilinx Zynq芯片一起使用。VAXEL-EZ解决方案具有所有功能，使非FPGA工程师能够直观地操作FPGA板，甚至还附带了一组经过预审的IP块进行验证(vip)。这种组合对于团队来说是完美的，并且很快就做出了部署包的决定。
正如预期的那样，核查过程进展顺利，他们的问题在规定的时间和预算内得到了答复。使用标准USB连接Windows PC和FPGA板，eclipse Z7和VAXEL EZ解决方案的设置既简单又快速。
DUT(在本例中是一个CNN块)被准备为一个黑盒，外围块和数据i/o块从VAXEL的预合格VIP库中选择。使用该工具的简单脚本工具，FPGA Synthesis几乎是自动的(同样，没有成员以前使用过FPGA)。研究团队只是需要注意芯片的总尺寸。
Windows PC上的VAXEL-EZ Hostware提供了全范围的菜单来控制/管理FPGA板和CNN硬件。VAXEL EZ Coreware运行在FPGA上的一个ARM处理器上，在需要交互操作时可以提供帮助。发送输入数据，收集测试结果——一切都非常简单，团队能够跳到实际的验证任务，跳过了FPGA板的大部分初级准备工作。这是Digilent/VAXEL EZ组合带来的最大好处。这个团队能够真正地专注于他们手头上最重要的问题——如何让他们新的c++ to RTL工具生成真正可合成的RTL代码。通过在真正的FPGA板上轻松快速地运行验证步骤，他们能够发现并消除所有问题，并完成c++到RTL的转换工具。
如果您有兴趣获得与eclipse Z7捆绑的VAXEL-EZ解决方案，我们会帮你的！
