本教程通过使用Verilog HDL设计了多路复用器、译码器、编码器和移位器。内特说:“你将学习根据你希望电路执行的功能来描述电路，而不是使用逻辑运算符来构建电路。”
您需要在计算机上安装Vivado WebPACK，并设置FPGA。了解Verilog中的组合逻辑也是一个优势。
每个项目的背景信息不包括在内，但在项目中有一些方便的链接。首先，列出了多路复用器的详细信息。然后，你必须设计一个!编码，然后转到二进制译码器和优先编码器。换档器是最后一个要完成的项目。在这一点上，您可以通过创建修改的变体来测试您的知识!
更多信息和代码可以在教学表中找到。看看吧，让我们知道你的想法!
