葡萄是Xilinx的统一软件平台，充满了为Xilinx自己的硬件平台和预构建应用程序优化的开源库。的Genesys祖茂堂的我们的“厨房水槽”开发板是否拥有大量由a驱动的外围设备和连接器Xilinx UltraScale+ 3EG MPSoC．只有把大而有力的东西弄得更快才有意义，对吧?
我们谈到了亚当·泰勒Adiuvo工程为我们创造一个这样的示范。OpenCL是Khronous Group为异构系统设计的开源框架，其核心是“主机”和“内核”的概念。当设计系统使用异构SoC(就像我们的Genesyz祖茂堂)，可以使用OpenCL将算法从处理器加速到可编程逻辑，以开发处理系统(主机)和可编程逻辑(内核)。
为了开始在Genesys ZU上使用Vitis OpenCL加速流进行开发，你首先需要创建一个基础的Genesys ZU Vitis平台。其次，必须针对ZU配置PetaLinux。然后，需要创建Vitis平台并运行项目。
Adam在他的Hackster项目中详细介绍了这个过程，题为“Genesys ZU Vitis加速平台”。
